|
|
作者以Verilog RTL設計為核心，從第1章建立Verilog RTL設計模型開始，到最後一章能夠對Linux作業系統進行模擬。讀者透過這本書可以切實了解到以ARM9為基礎的數字電路設計流程，並能夠利用成熟的MCU軟體設計工具產生BIN檔案，透過BIN軮案和一個只有1800行程式的相容ARM9處理器核心，讀者能夠快速完成FPGA設計。
處理器設計在我們眼裡之所以是那麼高不可攀，原因就在於這只是為少數公司所了解的，並不是為大眾所能夠了解的技能。對於RISC處理器，我們都知道三級管線、五級管線，但都沒有一個生動的實例來顯示這三級管現是如何工作的，是如何協調資料、指令的關係。也許有這樣的開放原始碼的３２位元的RISC處理器設計，但都非常複雜，讀者要弄懂它們，要花費大量的工夫。而且，市面上最主流的處理器是ARM公司推出的一系列RISC處理器，讀者對它們的架構與指令集都有所了解。以此，作者針對ARM9為基礎的指令集與架構，介紹Verilog RTL設計，以便讀者了解處理器設計的架構，能夠在FPGA上真正執行一個３２位元的RISC處理器。
