|
|
|
一、範例模擬簡單易懂，是學習CPLD的捷徑。
二、全書採用Graphic Editor電路圖編輯器消除學習者之恐懼與不安，建立CPLD電路設計之信心。
三、一～五章詳述原理在前，六～九章軟體模擬在後，前後呼應，一氣呵成。
四、隨書附贈光碟兩片，一片是ALTERA公司MAX+PLUS ⅡVersion10.0，另一片是範例程式光碟。
第一章 數位邏輯電路設計
1-1 邏輯函數
1-2 布林代數
1-3 邏輯閘
1-4 AND與NOR之邏輯分析
1-5 卡諾圖
1-6 列表法
第二章 組合邏輯電路設計
2-1 解碼器
2-2 編碼器
2-3 多工器
2-4 解多工器
2-5 加法器之設計
2-6 前看進位加法器
2-7 減法器
2-8 BCD加法器
2-9 同位元檢查器之設計
第三章 序向邏輯電路設計
3-1 SR正反器
3-2 主僕式正反器
3-3 正反器之時間表示圖
3-4 JK正反器、T型正反器
3-5 D型正反器
3-6 狀態表
3-7 狀態圖
3-8 狀態方程式
3-9 正反器之輸入函數
3-10 狀態的指定
3-11 正反器的激勵表
3-12 設計程序
3-13 設計實例
第四章 計數器電路設計
4-1 非同步(漣波)計數器
4-2 任意模數漣波計數器
4-3 非同步上/下數計數器
4-4 同步二進計數器
4-5 BCD計數器
4-6 任意模數同步計數器
4-7 同步上/下數計數器
第五章 場可程式邏輯閘陣列(FPGA)架構及LP-2900簡介
5-1 數位積體體電路設計
5-2 硬體描述語言(Hardware Description Language)
5-3 場可程式邏輯閘陣列(FPGA)架構及簡介
5-4 Altera FLEX 10K介紹
5-5 FPGA的設計流程
5-6 LP-2900簡介
5-7 功能特色與創新性
5-8 CPLD晶片板與I/O實驗板的連接
5-9 系統架構與電路圖
第六章 個人電腦輔助數位電路設計
6-1 Max+plusⅡBaseline的安裝
6-2 Max+plusⅡBaseline的授權碼與註冊
6-3 電路圖形編輯器-Graphic Editor
6-4 電路圖的組譯及模擬
6-5 電路圖的平面配置、燒錄與測試
第七章 組合邏輯電路設計實習
7-1 基本邏輯函數運算(AND OR NAND NOR)
7-2 半加器(HA)、全加器(FA)
7-3 半減器(HS)、全減器(FS)
7-4 並加法器
7-5 前看進位加法器
7-6 二對四解碼器(DECODER)八對三編碼器(ENCODER)
7-7 四對一多工器(MUX)一對八解多工器(DEMUX)
7-8 同位產生器(PG)與同位檢核器(PGC)
7-9 七段顯示器
第八章 序向邏輯電路設計實習
8-1 正反器(FF)
8-2 非同步上數計數器
8-3 非同步下數計數器
8-4 同步上數計數器
8-5 同步下數計數器
第九章 計數器電路設計實習
9-1 BCD計數器(BCD COUN)
9-2 環形計數器(ring Counter)
9-3 任意模數計數器(mod2--mod16)
9-4 SISO移位暫存器
9-5 SIPO 74164移位暫存器
9-6 PISO 74165移位暫存器
9-7 PIPO 74178移位暫存器
附錄Ａ Max+PlusⅡVer.10.0版操作說明
A-1 如何進入Max+PlusⅡ的世界
A-2 Max+PlusⅡ Baseline的授權碼與註冊
